XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

DRAM trim design spec

1.Overview

1.1 Function description

dram_trim_top 实现对 DRAM 初始化 Trim 功能，最大支持 4 层 DRAM die 控制。

1.2 Feature list

- 支持上电初始化时 spine_reset_n 有效时间可配置
- 支持软件触发 spine_reset_n，且有效时间可配置
- 支持软件触发 tm_redump，且脉冲宽度可配置
- 支持软件触发 stopwatch_period，且脉冲宽度可配置
- 支持全自动硬件流程和 ringo 周期自动测量

1.3 Clock and reset

dram_trim_top 包含 2 个时钟域和复位，具体描述如下：

- 时钟
  1. clk

     工作时钟，频率不大于 400M
  2. apb_clk

     APB bus 时钟
- 复位

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

1. rst_n

   clk 时钟域对应的复位信号

2. apb_rst_n

   apb_clk 时钟域对应的复位信号

注：复位信号必须在对应时钟域同步之后再给 dram_trim_top

1.4 Interface description

signal name	direction	width	description
clk	input	1	clk, 400M
rst_n	input	1	rst_n
trim_ctrl_id	input	32	trim_ctrl_id
trim_start	input	1	trim_start
trim_finish	output	1	trim finish
trim_res	input	8	trim_res_value
trim_interrupt	output	1	trim_interrupt
APB bus			
apb_clk	input	1	apb_clk
apb_rst_n	input	1	apb_rst_n
apb_sel	input	1	apb_sel
apb_en	input	1	apb_en
apb_write	input	1	apb_write
apb_addr	input	8	apb_addr
apb_wdata	input	32	apb_wdata
apb_rdata	output	32	apb_rdata

XA-UC-20250123-01

DRAM DFT signals			
spine_reset_n	output	4	spine_reset_n
tm_redump	output	4	tm_redump
stopwatch_period	output	4	stopwatch_period
tsv_tm	output	428	tsv_tm
dump_ready	input	4	dump_ready
stopwatch_ringo	input	4	stopwatch_ringo
osc_tm_res	input	8	osc_tm_res
PHY debug			
phy_debug_tsv_tm	input	8	phy_debug_tsv_tm
phy_debug_spine_reset_n	input	2	phy_debug_spine_reset_n
phy_debug_tm_redump	input	2	phy_debug_tm_redump
phy_debug_stopwatch_period	input	2	phy_debug_stopwatch_period
phy_debug_dump_ready	input	2	phy_debug_dump_ready
phy_debug_stopwatch_ringo	input	2	phy_debug_stopwatch_ringo
phy_debug_osc_tm_res	input	4	phy_debug_osc_tm_res

Note：DRAM DFT signals 中，除 tsv_tm 之外其余均为控制信号，每 1bit 或者 2bit 对应一层。Interface 详细描述见：**dram_trim_top interface 详细描述**

1.5 Software operation flow description

软件操作流程时需配置 trim_op_flow 为 1。dump_ready 有 2 个来源：1. DRAM 输出 dump_ready，即寄存器 dump_ready。2. 如果 DRAM 输出 dump_ready 超时还未采样到 1 时，内部逻辑会产生一个超时的

XA-UC-20250123-01


dump_ready，即寄存器 dumpready_timeout_ready。

1.5.1 Power up initialization

初始化 spine_reset_n 控制流程如下：

1) 配置 init_spine_reset_time、tsv_tm、dram_layer_sel 为期望值
2) 配置 init_start 为 1
3) 可 polling 寄存器 init_done_flag 查看初始化是否完成

注：初始化过程中 4 层共用一个 tsv_tm 值



1.5.2 Re-active spine_reset_n operation


再次使能 spine_reset_n 配置流程如下：

1) polling 对应层 DRAM 的 dumpready_timeout_ready 或 dumpready 为 1
2) polling 寄存器 spine_resetn_active_ready 为 1
3) 配置 tsv_tm、spine_resetn_width、dram_layer_sel
4) 配置 spine_resetn_active 为 1

注：DRAM 在 spine_reset_n 的上升沿处确认 TSV_TM 的时序，其 setup 最小 1ns、hold 最小为 3ns；dram_layer_sel 每 1bit 分别对应每层使能，可任意配置。如下图所示，当 dram_layer_sel=4’hF 时，

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

4 层可并行处理。




1.5.3 Redump operation

redump 配置流程如下：

1) polling 对应层 DRAM 的 dumpready_timeout_ready 或 dumpready 为 1
2) polling 寄存器 tm_redump_active_ready 为 1
3) 配置 tsv_tm、tm_redump_width、dram_layer_sel
4) 配置 tm_redump_active 为 1

注：DRAM 在 tm_redump 的下降沿处确认 TSV_TM 的时序，其 setup 最小 1ns、hold 最小为 3ns；

XA-UC-20250123-01




1.5.4 Stopwatch ringo period measurement

stopwatch_ringo 周期测量配置流程如下：

1) polling 对应层 DRAM 的 dumpready_timeout_ready 或 dumpready 为 1
2) polling 寄存器 stopwatch_period_active_ready 为 1
3) 配置 stopwatch_period_width、dram_layer_sel、res_or_ringo_sel
4) 配置 stopwatch_period_active 为 1
5) polling 寄存器 stopwatch_ringo_period_ready 为 1
6) 读取 stopwatch_ringo_period 寄存器值

注：stopwatch_ringo 如果在阈值时间内未采样到 1，则会有超时 flag 拉高。由于 ringo 占空比为 50%，stopwatch_ringo_period 寄存器只存了 ringo 高电平的宽度。

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01




1.5.5 Osc_tm_res sample

osc_tm_res 采样配置流程如下：

1) polling 对应层 DRAM 的 dumpready_timeout_ready 或 dumpready 为 1
2) polling 寄存器 stopwatch_period_active_ready 为 1
3) 配置 stopwatch_period_width、dram_layer_sel、res_or_ringo_sel
4) 配置 stopwatch_period_active 为 1
5) polling 寄存器 osc_tm_res_smp_ready 为 1
6) 读取 osc_tm_res_smp_value 寄存器值

XA-UC-20250123-01



1.5.6 Software operation sequence

1) 配置 init_start 开始初始化。
2) 通过 re-active spine_reset_n 或 redump 下载 tsv_tm
3) 发起 stopwatch period
4) 读取 osc_tm_res_smp_value 或 stopwatch_ringo_period
5) 根据 4)中结果决定直接结束或再次进入 2)

1.5.7 tsv_tm description

tsv_tm[428:1]中关键位域描述如下：

- tsv_tm [260:259]

XA-UC-20250123-01

下载到 DRAM 芯片中的 res 值。

- tsv_tm [247:239]

  DRAM mode 配置。

  tsv_tm [247:239]=0x166，res 模式

  tsv_tm [247:239]=0x40，ringo mode0 模式，此时周期为 0.15us

  tsv_tm [247:239]=0x60，ringo mode1 模式，此时周期为 0.2us

  tsv_tm [247:239]=0x50，ringo mode2 模式，此时周期为 0.4us

  tsv_tm [247:239]=0x70，ringo mode3 模式，此时周期为 0.7us

  tsv_tm [247:239]=0x48，ringo mode4 模式，此时周期为 1us

  tsv_tm [247:239]=0x68，ringo mode5 模式，此时周期为 1.3us

  tsv_tm [247:239]=0x58，ringo mode6 模式，此时周期为 2.1us

  tsv_tm [247:239]=0x5A，ringo mode7 模式，此时周期为 2.5us

1.6 Hardware operation flow description

硬件全自动操作流程时需配置 trim_op_flow 为 0。具体操作流程如下：

1. 拉高外部输入 trim_start(检测上升沿)或配置 APB trim_start(W1C)为 1 启动全自动流程
2. 自动完成 spine_reset_n 初始化
3. 如果 res_value_sel=0，则自动发起 stopwatch_period，采样 DRAM 返回 res 值。否则跳过此步
4. 根据 res_value_sel 选择对应的 res 值进行 tsv_tm 重新下载。此步 tsv_tm 的下载方式可配置(spine_reset_n 或 redump)

XA-UC-20250123-01

5. 使能 ringo 模式，自动发起 stopwatch_period，测量 ringo 的周期。此步可通过寄存器 hw_op_ringo_mask 控制是否跳过。进行 ringo 操作时，需轮询测量 8 个 mode，并将其周期信息存入寄存器。

   Note:

   a) ringo 测量时，使能 ringo 模式后需先等待 dumpready 为 1，然后再等待一个可配置的时间后发起 stopwatch_period。
   b) ringo 测量时，发完 stopwatch_period 需等待至少 300ns(300ns 时间寄存器可配置)后再进行周期测量。
   c) ringo 测量时，每个 mode 测完后需要先关掉当前 mode，然后再进行下一个 mode 的测量。

6. 拉高 trim_finish
7. polling trim_finish 为 1 后，决定结束或再次 trim_start

注：由于 ringo 占空比为 50%，ringo 周期寄存器只存了 ringo 高电平的宽度值。

1.7 Interrupt

dram_trim_top 包含一个中断，即 trim_interrupt。当内部发生 dump_ready 或 ringo 信号的 timeout 时，中断将置起。中断控制包含：clr/mask/flag

1.8 Integration description

dram_trim_top 以 DRAM die 为单位进行例化，即一个 DRAM die 对

XA-UC-20250123-01

应一个 dram_trim_top。最大支持 4 层 DRAM die 控制，每层的控制信号独立，tsv_tm 信号 4 层共享。

注：在初始化进行 trim 时，如果 DRAM 反馈的 osc_res[1:0]>=2’b10，则 SeDRAM memory controller 中的 tRCD 参数需要配置为 17.5ns。

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01